狂人大補帖

Celoxica Agility Compiler v1.3 Agility C編譯工具 英文版 --=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=
軟體名稱: Celoxica Agility Compiler v1.3 Agility C編譯工具
語系版本: 英文版
光碟片數: 單片裝
安裝序號: 請使用光碟 \Crack 目錄下的 keygen.exe 來產生序號註冊。
系統支援: Windows XP/2003
軟體類型: Agility C編譯工具
更新日期: 2008.03.03
相關網址:
中文網站: http://xyz2009.net
軟體簡介: (以官方網站為準)
--=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=

Celoxica公司發佈了Agility C編譯器，它可以將SystemC的設計綜合到FPGA裡。除
了瞄準可重配置邏輯器件外，該工具還能為ASIC設計生成RTL代碼。Celoxica 公司
通過推出 Agility 編譯器擴展了 DK 設計工具套件的功能，使之不再是僅僅進行
Handel-C 綜合，因為編譯器能在工具流程與 Handel-C 工具的流程幾乎相同的情
況下支持 SystemC 綜合。SystemC 是一種基於 C++ 的有利於系統級設計的建模語
言。SystemC 分類庫根據標準 C++ 分層，並使之擴展，以便規定並發行為、時間
順序操作、用於描述硬件的數據類型、結構分層和仿真支持。在 Celoxica 公司和
Forte Design Systems 公司2004年推出SystemC 綜合工具之前，SystemC 工具的
支持只包括建模和仿真。開發行為綜合技術的Forte Design Systems 公司，提供
一條從高級算法到 RTL 的自動化路徑 (其中包括綜合、驗證和共同仿真) ，使設
計師能利用更高級別的設計抽像。該公司的 Cynthesizer 根據未定時的 SystemC
模型和設計師提供的一組指令和約束條件 (如時鐘速度、等待時間、流水線運作、
循環展開) 生成完全定時的 RTL 實現。只要把一組組不同的指令提供給同一個設
計源，設計師就能探索並分析處理性能與芯片面積之間的折衷方案。Cynthesizer
的自動化行為綜合功能包括操作調度、週期定時、狀態機實現、控制和數據路徑設
計、資源分配、RTL 生成。Celoxica公司對於C語言綜合併不陌生。這家英國公司
的DK設計套件提供了採用其專有語言Handel-C的綜合和仿真。Agility C的新穎之
處在於它採用工業標準的SystemC語言進行綜合。Celoxica公司專注於可重配置邏
輯，不僅包括FPGA，還包括一些新的架構，如 Elixent公司所謂的「可編程算法處
理」架構。 「把系統級設計的重點放在ASIC是完全錯誤的。」Celoxica的副總裁
Jeff Jussell表示，「C設計人員應該採用FPGA創建首個原型。」Agility C能產生
用於ASIC設計的RTL代碼，但它真正的重點是可編程邏輯。「該工具是面向DSP的，
」Jussell表示，「瞄準的應用包括數字成像和信號處理等。」與明導的Catapult
不同，Agility C使用定時的SystemC描述。「我們相信這是向設計師提供控制能力
的最有效方式。」Jussell說，「如果你正在使用C語言，並試圖用硬件實現設計，
那麼一點都不懂硬件功能肯定是行不通的。」

--=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=